jagomart
digital resources
picture1_Flip Pdf 194006 | Sistem Digital Jk


 227x       Filetype PDF       File size 2.16 MB       Source: elektro.um.ac.id


File: Flip Pdf 194006 | Sistem Digital Jk
a judul flip flop jk b tujuan kegiatan belajar 15 setelah mempraktekkan topik ini anda diharapkan dapat 1 mengetahui cara kerja rangkaian flip flop j k 2 merangkai rangkaian flip ...

icon picture PDF Filetype PDF | Posted on 06 Feb 2023 | 2 years ago
Partial capture of text on file.
             
            A.  Judul : FLIP-FLOP JK 
            B.  Tujuan Kegiatan Belajar 15 : 
            Setelah mempraktekkan Topik ini, anda diharapkan dapat : 
            1)  Mengetahui cara kerja rangkaian Flip-Flop J-K. 
            2)  Merangkai rangkaian Flip-Flop J-K. 
               
            C.  Dasar Teori Kegiatan Belajar 15 
            1.  Flip-flop J-K 
              Kelemahan  flip-flop  S-R  adalah  munculnya  output  yang  tidak  dapat 
              didefinisikan ketika input S dan R tinggi untuk jenis NOR dan rendah untuk 
              jenis  NAND.Untuk  menanggulanginya  muncul  keadaan  tersebut,maka 
              dikembangkan  flip-flop  J-K,  flip-flop  J-K  dibangun  untuk  mengantisipasi 
              keadaan terlarang pada flip-flop S-R, dan rangaian ditunjukan pada gambar di 
              bawah ini. 
                                                       
                      Gambar 1.1 Logic diagram dan logic simbol IC 7476 
              Konfigurasi diatas telah dapat menghilangkan keadaan terlarang yang terjadi 
              pada  flip-flop  S-R.Penggunaan  flip-flop  J-K  dapat  menimbulkan  masalah 
              apabila  sinyal  input  J  dan  K  diberikan  bersamaan  dengan  sinyal  clock 
              pemicu.Misal  flip-flop  J-K  dioperasikan  dalam  keadaan  set,sehingga  input 
              diberikan  keadaan  tinggi  (  J  =  1)  dan  inpu  K  diberikan  keadaan  rendah 
              (K=0).Perlu dikemukakan terlebih dahulu bahwa pada umumnya sinyal-sinyal 
              pemicu flip-flop termasuk sinyal input ketika diumpankan ke input-input flip-
              flop  tidak  langsung  bernilai  tinggi,namun  memerlukan  waktu  tertentu  atau 
              mengalami penundaan dalam mencapai keadaan stabil. 
               
               
                                                   1 
             
               
               
            2.  KARAKTERISTIK IC TTL 
                           +5V  Ke Rangkaian selanjutnya
                          I   4KΩ
                             B
                         E    C Ke Rangkaian selanjutnya
                                              
                                   Gambar 1.3 Rangkaian ekivalen input IC TTL ( Input = 0 ) 
             
                Bila masukkan IC TTL dihubungkan ground maka ada beda potensial 
            antara basis dan emitter, sehingga arus mengalir menuju emitter, tidak ada arus 
            yang mengalir menuju colector. Input IC TTL sama dengan nol. 
                 
                             +5V    Ke Rangkaian selanjutnya
                           4KΩ  I
                              B
                           E    C
                                      Ke Rangkaian selanjutnya
                  +5V                               
                              Gambar 1.4 Rangkaian ekivalen input IC TTL ( Input = 1 ) 
             
                Bila masukan IC TTL dihubungkan dengan +5V, maka tidak ada beda 
            potensial antara basis dan emiter Tr1. Sehingga arus mengalir menuju colector 
            Tr1 dan menuju basis Tr2, tidak ada arus yang mengalir menuju emiter. Input IC 
            TTL sama dengan 1.     
                                                   2 
             
                                     +5V
                                               Ke Rangkaian selanjutnya
                                  4KΩ     I
                                        B
                      Mengambang  E       C       Ke Rangkaian selanjutnya
                                                                       
                                   Gambar 1.5 Rangkaian ekivalen input IC TTL ( Input = 1 ) 
                  
                       Bila masukan IC TTL tidak dihubungkan dengan +5V atau ground ( 
                 mengambang ), maka tidak ada beda potensial antara basis dan emiter Tr1. 
                 Sehingga arus mengalir menuju colector Tr1 dan menuju basis Tr2, tidak ada arus 
                 yang mengalir menuju emiter. Input IC TTL sama dengan 1.     
                     
                  D.  Lembar Praktikum 
                    1.  Alat dan Bahan 
                       Modul trainer Flip-Flop J-K                  1 buah 
                       Catu daya                                    1 buah 
                       Saklar input logika                          1 buah 
                       Kabel jumper kuning                          4 buah 
                       Kabel jumper merah                           2 buah 
                    2.  Kesehatan dan Keselamatan kerja 
                       (a) Periksalah komponen modul trainer sebelum digunakan. 
                       (b) Pelajari  dan  pahami  petunjuk  praktikum  pada  lembar  kegiatan 
                          praktikum. 
                       (c) Pastikan tegangan keluaran catu daya sesuai yang dibutuhkan. 
                       (d) Sebelum  catu  daya  dihidupkan  hubungi  dosen  pendamping  untuk 
                          mengecek kebenaran rangkaian. 
                       (e) Yakinkan tempat anda aman dari sengatan listrik. 
                       (f)  Hati-hati dalam penggunaan peralatan praktikum ! 
                  
                  
                                                                            3 
                  
                      3.  Langkah percobaan 2 
                          
                         a)  Perhatikan gambar 1.2  lalu cermati konektor yang ada pada modul 
                            Flip-Flop J-K. 
                             
                              VCC +5V
                                                 2           Y1     330 Ω 
                                         4    J   SD   Q 15
                             10K
                                         1    CLK  7476             330 Ω 
                                        16    K   CD   Q 14
                                                 3
                                    47pf
                                                                                
                                                   Gambar 1.2 Rangkaian percobaan Flip-Flop J-K 
                    
                                                 
                         b)  Berilah modul Flip-Flop J-K tegangan sebesar 5VDC dengan cara 
                            menghubungkan vcc dan ground power supply ke vcc dan ground 
                            modul Flip-Flop J-K  menggunakan kabel penghubung yang sudah 
                            disediakan. 
                         c)  Berilah saklar input logika dengan tegangan 5VDC dengan 
                            mnghubungkan ground dan vcc power supply pada pin paling atas 
                            sesuai gambar. 
                         d)  Hubungkan kaki-kaki input J, K, SD, CD dengan Vcc atau ground 
                            sesuai dengan kombinasi pada tabel 1.1. 
                         e)  Hubungkan kaki-kaki output  Q dan Q dengan LED seperti pada 
                            gambar 1.3. 
                         f)  Catat kondisi nyala lampu led yang terhubung dengan Q dan Q pada 
                            tabel 1.1 
                    
                                                                                     4 
                    
The words contained in this file might help you see if this file matches what you are looking for:

...A judul flip flop jk b tujuan kegiatan belajar setelah mempraktekkan topik ini anda diharapkan dapat mengetahui cara kerja rangkaian j k merangkai c dasar teori kelemahan s r adalah munculnya output yang tidak didefinisikan ketika input dan tinggi untuk jenis nor rendah nand menanggulanginya muncul keadaan tersebut maka dikembangkan dibangun mengantisipasi terlarang pada rangaian ditunjukan gambar di bawah logic diagram simbol ic konfigurasi diatas telah menghilangkan terjadi penggunaan menimbulkan masalah apabila sinyal diberikan bersamaan dengan clock pemicu misal dioperasikan dalam set sehingga inpu perlu dikemukakan terlebih dahulu bahwa umumnya termasuk diumpankan ke langsung bernilai namun memerlukan waktu tertentu atau mengalami penundaan mencapai stabil karakteristik ttl v selanjutnya i e ekivalen bila masukkan dihubungkan ground ada beda potensial antara basis emitter arus mengalir menuju colector sama nol masukan emiter tr mengambang d lembar praktikum alat bahan modul traine...

no reviews yet
Please Login to review.